SJ 20777-2000 电子设计硬件描述语言VHDL:本标准为SJ 20777-2000，标准的中文名称为电子设计硬件描述语言VHDL，标准的英文名称为Electronic design hardware description language VHDL，本标准在2000-10-20发布，在2000-10-20开始实施。
该标准采用了标准IEEE std 1076-1993,MOD。
本标准规定了电子自动化设计和制造过程中电子系统与电路,特别是数字集成电路的硬件描述和设计语言(VHDL)规程。本标准适用于电子类、计算机类和通信类电子产品的设计, 包括电子信息系统、电子电路及各类电子产品,特别是数字集成的设计。当采用电子设计自动化(EDA)工具进行上述设计时,它被用作下述场合中的标准:a.数字集成电路的设计仿真、综合、验证和测试;b.对系统级、印刷电路板(PCB)级、芯片级、寄存器传输级和门级各类复杂电子设计的描述;c.对电子电路和电子系统进行行为级、结构级和数据流描述:d.EDA工具间或设计师间的设计数据交换。
本标准文件共有237页。
SJ 20777-2000 电子设计硬件描述语言VHDL.pdf